Les meilleurs mini PC de jeu de 2025 : recommandés par des experts
La nouvelle puce, composée de deux matrices collées ensemble, accélérera les performances de 40 % pour les tâches d’apprentissage automatique telles qu’EfficientNet.
Graphcore, le fabricant de puces et de systèmes d’intelligence artificielle basé à Bristol, en Angleterre, a annoncé jeudi une nouvelle puce appelée « Bow » qui utilise deux puces semi-conductrices empilées l’une sur l’autre, ce qui, selon elle, accélérera de quarante pour cent les applications telles que l’entraînement à l’apprentissage profond tout en réduisant la consommation d’énergie.
La société a également annoncé des modèles mis à jour de ses ordinateurs multiprocesseurs, appelés « IPU-POD », fonctionnant sous la puce Bow, qui, selon elle, sont cinq fois plus rapides que les machines DGX comparables de Nvidia à la moitié du prix.
Dans un clin d’œil à la taille croissante des modèles de réseaux neuronaux d’apprentissage profond tels que le Megatron-Turing, la société a déclaré qu’elle travaillait sur une conception informatique, appelée The Good Computer, qui sera capable de gérer des modèles de réseaux neuronaux qui utilisent 500 billions de paramètres, rendant possible ce qu’elle appelle une « ultra-intelligence » surhumaine.
Le processeur Bow est la dernière version de ce que Graphcore appelle « IPUs », pour Intelligence Processing Units. La société a déjà publié deux itérations d’IPU, la dernière datant de fin 2020.
Bow, qui porte le nom du quartier de Bow à Londres, est « la première étape de ce qui est pour nous une direction stratégique qui implique une intégration verticale du silicium, en d’autres termes, l’empilement de matrices de silicium les unes sur les autres », a déclaré Simon Knowles, cofondateur et technologue en chef de Graphcore, lors d’un point de presse.
Semblable au « Wafer Scale Engine » développé par le concurrent Cerebras Systems, le Bow utilise de nouvelles techniques de fabrication qui vont au-delà de la fabrication conventionnelle par microprocesseur.
La Bow est la première puce à utiliser ce que l'on appelle la technologie de puce wafer-on-wafer, où deux puces sont liées ensemble. Il a été développé « en étroite collaboration » avec le géant de la fabrication de puces sous contrat Taiwan Semiconductor Manufacturing, a déclaré le directeur technique de Graphcore, Simon Knowles, lors d'un briefing pour les médias.
La puce peut effectuer 350 billions de virgule flottante par seconde d’arithmétique d’IA de précision mixte, a déclaré Knowles, ce qui, selon lui, fait de la puce « le processeur d’IA le plus performant au monde aujourd’hui ».
La puce WSE-2 de Cerebras semble être plus rapide que cela, selon une estimation du bulletin d'information technologique Microprocessor Report, qui affirme que le WSE-2 fournit jusqu'à 1 700 à 3 400 téraflops pour l'arithmétique en virgule flottante de 32 bits ou 16 bits, respectivement. Cependant, Graphcore maintient que la puce de Cerebras n'est pas une puce mais en fait une plaquette, car elle se compose de presque toute une plaquette semi-conductrice de 12 pouces, et n'est donc pas comparable.
Le Bow utilise les mêmes 900 mégaoctets de cache primaire SRAM sur puce, et il peut déplacer des données à 65 trillions d’octets par seconde. Les liaisons entre les puces se déplacent à 320 gigaoctets par seconde.
Le processus de fabrication de Bow consiste à fusionner deux plaquettes avant que les plaquettes ne soient découpées en matrice séparée. Les puces sont assemblées via ce que l'on appelle un « collage hybride », que Knowles a comparé au soudage à froid. Il relie les circuits métalliques de chaque plaquette. La plaquette supérieure est ensuite rasée jusqu’à obtenir une qualité très mince, semblable à un film, qui est « molle ». La plaquette inférieure porte le support structurel des deux.
Ce processus rend possible « une densité d’interconnexion extrêmement élevée entre les deux plaquettes », a déclaré Knowles.
C’est « plus sophistiqué », a-t-il dit, que les approches typiques de « puce sur plaquette » utilisées, par exemple, par Advanced Micro Devices pour lier les circuits de mémoire à la matrice logique. Par rapport à ce processus, la densité d’une plaquette sur une plaquette est dix fois supérieure à celle des interconnexions, a-t-il déclaré.
Une technique supplémentaire dans l’arc est un « via » spécial, un tunnel qui relie la matrice empilée au reste du système.
Le but de la puce supérieure qui se trouve sur les circuits logiques et de mémoire IPU est d’alimenter les circuits. Ces « cellules de condensateur à tranchée profonde », comme on les appelle, sont similaires aux cellules de mémoire DRAM. Au lieu de stocker des informations, les cellules forment des « réservoirs de charge » qui accélèrent les transistors logiques. Cela augmente la vitesse d’horloge des transistors de 1,325 gigahertz à 1,85 gigahertz. Cela se traduit par une accélération de 40 %.
La nouvelle puce est compatible avec tous les systèmes Graphcore existants et l'environnement de programmation Poplar de la société, et son prix est le même que celui des modèles précédents.
La puce Bow réduira la consommation d’énergie de 16 %, a déclaré Graphcore.
Le Bow est assemblé dans des machines IPU-POD, appelées BOW PODs, qui passent de 16 à 1 024 puces Bow, offrant jusqu’à 358,4 pétaflops de calcul, en conjonction avec jusqu’à 64 processeurs CPU compagnons.
Graphcore, qui a démontré des mesures concurrentielles à Nvidia dans des tests de référence MLPERF, affirme que le BOW POD-16 peut fournir une vitesse de cinq fois pour entraîner le réseau neuronal EfficientNet par rapport à un serveur DGX-A100 comparable de Nvidia. Le coût du BOW POD-16 est la moitié de celui du DGX, selon Graphcore, 149 995 $contre 299 000 $.
Parmi les premiers clients des machines Pod basées sur Bow figurent Pacific Northwest National Labs, un laboratoire de recherche du ministère américain de l’Énergie basé à Richland, dans l’État de Washington. PNNL utilise les machines pour exécuter des réseaux neuronaux basés sur Transformer et des réseaux neuronaux graphiques, pour des tâches telles que la chimie computationnelle et la cybersécurité.
Certains partenaires proposeront les pods en tant que services cloud, notamment Kingsoft Cloud of China et Cirrascale.
Le cofondateur et PDG de Graphcore, Nigel Toon, a déclaré lors de la même conférence de presse que l'approche de Bow rendait possible de nombreuses puces empilées qui augmenteraient considérablement la puissance de calcul.
« Nous allons tirer parti de cette technologie wafer-on-wafer pour piloter la prochaine phase de l'informatique d'IA », a déclaré Toon.
Cette IPU de nouvelle génération, a-t-il dit, réaliserait la vision du scientifique en informatique des années 1960 Jack Good, un collègue d'Alan Turing qui a conçu une « explosion de l'intelligence ».
Good a été la première personne à « décrire l’idée qu’un ordinateur serait capable de dépasser la capacité de calcul et la capacité d’information d’un cerveau humain », a déclaré Toon. « Nous nous lançons maintenant, nous travaillons sur un projet aujourd’hui pour concrétiser cette idée d’ultra-intelligence. »
« Nous ne savons pas vraiment ce que cela signifie en termes de débit de calcul », a déclaré Knowles. Cependant, il y a quelques centaines de milliards de synapses dans le cerveau humain.
Ces synapses sont « très similaires aux paramètres qui sont appris par un réseau neuronal artificiel ». Les réseaux neuronaux d'aujourd'hui ont atteint près d'un trillion, a-t-il noté, « nous avons donc clairement encore deux ordres de grandeur ou plus à parcourir avant de réussir à construire un réseau neuronal artificiel qui a une capacité paramétrique similaire à celle d'un cerveau humain.
« C'est ce que nous annonçons aujourd'hui », a déclaré M. Knowles. « Une machine qui dépassera en fait la capacité paramétrique du cerveau humain. »
« Ce n’est pas une idée de rêve, c’est un produit », a déclaré Knowles. « C’est quelque chose que nous avons décidé de livrer parce que nos clients l’ont demandé.
« Ce n'est pas destiné à être un événement unique [...] et nous avons l'intention d'en fabriquer beaucoup et de les vendre à nos clients. »
Le bon ordinateur combinera plusieurs plaquettes de circuits logiques, atteignant 10 exaflops de calcul, 10 milliards de milliards d’opérations en virgule flottante par seconde, alimentées par quatre pétaoctets de mémoire.
« Nous prévoyons de pouvoir livrer cette technologie en tant que produit pour environ 120 millions de dollars », a-t-il déclaré. « C'est beaucoup d'argent, mais en fait, beaucoup moins que la plupart des supercalculateurs d'aujourd'hui. »
Knowles a reconnu que les réseaux neuronaux de plus en plus grands entraîneront à l’avenir une plus grande demande d’interconnexions puce à puce. « Au fur et à mesure que les structures des modèles s’enrichissent et qu’elles commencent à ressembler davantage à des graphiques, dans un sens, il y aura une pression constante sur la bande passante entre les puces, et c’est certainement un facteur dans notre réflexion architecturale pour la génération suivante. »